PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-354055

(43) Date of publication of application: 19.12.2000

(51)Int.Cl.

H04L 12/40

G05F 1/10

H03K 19/0175

// H04L 25/02

(21)Application number : 2000-051100

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

28.02.2000

(72)Inventor: YAMAUCHI HIROYUKI

(30)Priority

Priority number: 11098521

Priority date: 06.04.1999


Priority country: JP

(54) CONSTANT-CURRENT OUTPUTTING CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To enable a constantcurrent outputting circuit to maintain a fixed current drive ability, regardless of fluctuations in the bias voltage of a cable.

SOLUTION: A river 10 constituted in a CMOS is connected to a twisted pair cable 20, having two signal lines respectively coupled with a bias voltage Vm via terminating resistance, Rt, so that the driver 10 make data transmission, when the direction of a constant current made to flow to the cable 20 is changed. A gate voltage control circuit 30 fixes drain currents ldp and ldn of a PMOS driving transistor 11 and an NMOS driving transistor 14 in the driver 10 by controlling the gate voltages Vgp and Vgn of the transistors 11 and 14, by



utilizing a detected bias voltage Vm and voltage drops at replica resistors 33 and 38 constituting the replicas of the terminators Rt.

LEGAL STATUS

[Date of request for examination]

28.02.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3420735

[Date of registration]

18.04.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-354055 (P2000-354055A)

(外1名)

(43)公開日 平成12年12月19日(2000.12.19)


(51) Int.Cl. ⁷	酸別記号	F I	テーマコート*(参考)
H 0 4 L 12/40		H04L 11/00	3 2 0
G05F 1/10		C05F 1/10	R
H03K 19/0175		H 0 4 L 25/02	· · · W
# H 0 4 L 25/02		H03K 19/00	1 0 1 F
		審查請求有	請求項の数21 OL (全 14 頁)
(21)出顧番号	特顧2000-51100(P2000-51100)	(71)出願人 000005 松下電	821 器産業株式会社
(22) 出顧日	平成12年2月28日(2000.2.28)		門真市大字門真1006番地
(31) 優先権主張番号 特願平11-98521		大阪府	門真市大字門真1006番地 松下電器
(32) 優先日	平成11年4月6日(1999.4.6)	産業株	式会社内
(33)優先権主張国	日本(JP)	(74)代理人 100077	'931 .

(54) 【発明の名称】 定電流出力回路

(57)【要約】

【課題】 ケーブルのバイアス電圧の変動にかかわらず 一定の電流駆動能力を維持することができる定電流出力 回路を提供する。

【解決手段】 各々終端抵抗Rtを介してバイアス電圧 Vmに結合された2本の信号線を有するツイストペアケ ーブル20に流す定電流の向きを変えることでデータ伝 送を行うように、CMOS構成のドライバ10をケーブ ル20に接続する。ゲート電圧制御回路30は、検知し たバイアス電圧Vmと、各々終端抵抗Rtのレプリカを構 成するレプリカ抵抗33,38における電圧ドロップと を利用して、ドライバ10の中のPMOS駆動トランジ . スタ11及びNMOS駆動トランジスタ14の各々のゲ ート電圧Vgp及びVgnを制御することにより、その各々 のドレイン電流 I dp及び I dnを一定値に保つ。



弁理士 前田 弘

【特許請求の範囲】

【請求項1】 終端抵抗を介してバイアス電圧に結合されたケーブルに定電流を出力するための定電流出力回路であって、

ゲート電極と、電源に結合されたソース電極と、前記ケーブルに結合されたドレイン電極とを有する駆動トランジスタと、

前記バイアス電圧の変動に起因して前記ドレイン電極と 前記ソース電極との間の電圧が変化したとき、該電圧の 変化に伴う前記駆動トランジスタのドレイン電流の変化 が補償されて、前記駆動トランジスタのドレイン電流が 前記定電流に実質的に一致するように、前記駆動トラン ジスタの電流駆動能力を調整するための調整手段とを備 えたことを特徴とする定電流出力回路。

【請求項2】 請求項1記載の定電流出力回路において、

前記調整手段は、前記バイアス電圧の変動の検知結果に 基づいて前記駆動トランジスタの電流駆動能力を調整す る機能を有することを特徴とする定電流出力回路。

【請求項3】 請求項1記載の定電流出力回路において、

前記調整手段は、前記バイアス電圧の変動予測を示すシステム情報に基づいて前記駆動トランジスタの電流駆動能力を調整する機能を有することを特徴とする定電流出力回路。

【請求項4】 請求項1記載の定電流出力回路において、

前記調整手段は、前記駆動トランジスタの前記ゲート電 極の電圧を制御するためのゲート電圧制御回路を備えた ことを特徴とする定電流出力回路。

【請求項5】 請求項4記載の定電流出力回路において、

前記ゲート電圧制御回路は、

前記バイアス電圧を検知するための手段と、

前記電源と参照ノードとの間に介在した、前記駆動トランジスタのレプリカを構成するレプリカトランジスタと、前記終端抵抗のレプリカを構成するレプリカ抵抗との直列回路と、

前記直列回路に一定の電流を流すための電流源と、 前記参照ノードの電圧と前記検知されたバイアス電圧と を比較し、該比較の結果に基づいて前記レプリカトラン ジスタのゲート電圧を制御し、かつ該制御されたゲート 電圧を前記駆動トランジスタの前記ゲート電極へ供給す るための手段とを備えたことを特徴とする定電流出力回

路。 【請求項6】 請求項5記載の定電流出力回路におい て、

前記定電流出力回路は、前記電源と前記ケーブルとの間 において前記駆動トランジスタに直列に接続されたスイ ッチングトランジスタを更に備え、 前記ゲート電圧制御回路は、前記電源と前記参照ノードとの間において前記レプリカトランジスタ及び前記レプリカ抵抗に直列に接続された、前記スイッチングトランジスタのレプリカを構成する他のレプリカトランジスタを更に備えたことを特徴とする定電流出力回路。

【請求項7】 請求項4記載の定電流出力回路において、

前記ゲート電圧制御回路は、

前記バイアス電圧を検知するための手段と、

前記電源と参照ノードとの間に介在した、前記駆動トランジスタのレプリカを構成するレプリカトランジスタ

前記レプリカトランジスタに一定の電流を流すための電 流源と、

前記検知されたバイアス電圧から、該バイアス電圧との 差が前記終端抵抗における電圧ドロップを表す可変電圧 を生成するための可変電圧生成回路と、

前記参照ノードの電圧と前記生成された可変電圧とを比較し、該比較の結果に基づいて前記レプリカトランジスタのゲート電圧を制御し、かつ該制御されたゲート電圧を前記駆動トランジスタの前記ゲート電極へ供給するための手段とを備えたことを特徴とする定電流出力回路。

【請求項8】 請求項7記載の定電流出力回路において、

前記定電流出力回路は、前記電源と前記ケーブルとの間 において前記駆動トランジスタに直列に接続されたスイ ッチングトランジスタを更に備え、

前記ゲート電圧制御回路は、前記電源と前記参照ノード との間において前記レプリカトランジスタに直列に接続 された、前記スイッチングトランジスタのレプリカを構 成する他のレプリカトランジスタを更に備えたことを特 徴とする定電流出力回路。

【請求項9】 請求項7記載の定電流出力回路において、

前記可変電圧生成回路は、

前記終端抵抗のレプリカを構成するレプリカ抵抗と、 前記レプリカ抵抗に一定の電流を流したときの前記レプ リカ抵抗における電圧ドロップを前記検知されたバイア ス電圧に加算し、又は前記検知されたバイアス電圧から 前記レプリカ抵抗における電圧ドロップを減算するため の手段とを備えたことを特徴とする定電流出力回路。

【請求項10】 終端抵抗を介してバイアス電圧に結合されたケーブルに定電流を出力するための定電流出力回路であって、

各々ゲート電極と、共通の電源に結合されたソース電極と、前記ケーブルに共通結合されたドレイン電極とを有する複数の駆動トランジスタを備えたドライバと、

前記バイアス電圧の変動に起因して前記複数の駆動トランジスタの前記共通のドレイン電極と前記共通のソース電極との間の電圧が変化したとき、該電圧の変化に伴う

前記ドライバの出力電流の変化が補償されて、前記ドライバの出力電流が前記定電流に実質的に一致するように、前記ドライバの電流駆動能力を調整するための調整手段とを備えたことを特徴とする定電流出力回路。

【請求項11】 請求項10記載の定電流出力回路において、

前記調整手段は、前記バイアス電圧の変動の検知結果に 基づいて前記ドライバの電流駆動能力を調整する機能を 有することを特徴とする定電流出力回路。

【請求項12】 請求項10記載の定電流出力回路において、

前記調整手段は、前記バイアス電圧の変動予測を示すシステム情報に基づいて前記ドライバの電流駆動能力を調整する機能を有することを特徴とする定電流出力回路。

【請求項13】 請求項10記載の定電流出力回路において、

前記調整手段は、前記複数の駆動トランジスタのうちの活性化されるトランジスタの数を制御するための活性化トランジスタ数制御回路を備えたことを特徴とする定電流出力回路。

【請求項14】 請求項13記載の定電流出力回路において、

前記活性化トランジスタ数制御回路は、

前記バイアス電圧を検知するための手段と、

前記複数の駆動トランジスタのうちの活性化されるべき トランジスタの数を、前記検知されたバイアス電圧に応 じて決定するための手段とを備えたことを特徴とする定 電流出力回路。

【請求項15】 請求項13記載の定電流出力回路において、

前記活性化トランジスタ数制御回路は、前記複数の駆動トランジスタのうちの活性化されるべきトランジスタの 数を、前記バイアス電圧の変動予測を示すシステム情報 に基づいて決定するための手段を備えたことを特徴とす る定電流出力回路。

【請求項16】 請求項13記載の定電流出力回路において、

前記活性化トランジスタ数制御回路は、前記複数の駆動トランジスタのうちの活性化されるべきトランジスタの各々のゲート電極へ活性化論理信号を供給するための論理手段を備えたことを特徴とする定電流出力回路。

【請求項17】 請求項10記載の定電流出力回路において、

前記調整手段は、前記複数の駆動トランジスタのうちの特定のトランジスタのゲート電極の電圧を無段階に制御するためのゲート電圧制御回路を備えたことを特徴とする定電流出力回路。

【請求項18】 請求項17記載の定電流出力回路において、

前記ゲート電圧制御回路は、

前記バイアス電圧を検知するための手段と、

前記特定のトランジスタの前記ゲート電極へ供給すべき 電圧を、前記検知されたバイアス電圧に応じて決定する ための手段とを備えたことを特徴とする定電流出力回 路。

【請求項19】 請求項17記載の定電流出力回路において、

前記ゲート電圧制御回路は、前記特定のトランジスタの 前記ゲート電極へ供給すべき電圧を、前記バイアス電圧 の変動予測を示すシステム情報に基づいて決定するため の手段を備えたことを特徴とする定電流出力回路。

【請求項20】 終端抵抗を介してバイアス電圧に結合されたケーブルと、

前記ケーブルに定電流を出力するための定電流出力回路とを備えたデータ伝送システムであって、

前記定電流出力回路は、

ゲート電極と、電源に結合されたソース電極と、前記ケーブルに結合されたドレイン電極とを有する駆動トランジスタと、

前記バイアス電圧の変動に起因して前記ドレイン電極と前記ソース電極との間の電圧が変化したとき、該電圧の変化に伴う前記駆動トランジスタのドレイン電流の変化が補償されて、前記駆動トランジスタのドレイン電流が前記定電流に実質的に一致するように、前記駆動トランジスタの電流駆動能力を調整するための調整手段とを備えたことを特徴とするデータ伝送システム。

【請求項21】 請求項20記載のデータ伝送システム において

前記ケーブルは、ツイストペアケーブルであることを特 徴とするデータ伝送システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ケーブルに定電流を出力するための定電流出力回路に関するものである。 【0002】

【従来の技術】IEEE1394規格は、ツイストペア ケーブルを用いた差動データ伝送を規定している。

【0003】米国特許第5,418,478号には、ツイストペアケーブルを駆動するためのCMOS差動回路が開示されている。この回路は、ケーブルの第1の信号線に結合されたドレイン電極を有する第1のPMOS駆動トランジスタと、同ケーブルの第2の信号線に結合されたドレイン電極を有する第2のPMOS駆動トランジスタと、第1の信号線に結合されたドレイン電極を有する第2のNMOS駆動トランジスタとを備えたものである。第1のPMOS駆動トランジスタが第1の信号線に電流を流し込むとき、終端抵抗及び第2の信号線を介して戻ってきた電流を第2のNMOS駆動トランジスタが吸い込む。第2のPMO

S駆動トランジスタが第2の信号線に電流を流し込むとき、終端抵抗及び第1の信号線を介して戻ってきた電流を第1のNMOS駆動トランジスタが吸い込む。つまり、第1及び第2のPMOS駆動トランジスタはそれぞれケーブルに正の定電流を出力するための定電流出力回路を構成し、第1及び第2のNMOS駆動トランジスタはそれぞれケーブルに負の定電流を出力するための定電流出力回路を構成している。

[0004]

【発明が解決しようとする課題】上記従来の定電流出力回路は、4個の駆動トランジスタがそれぞれ飽和領域で動作することを前提として、その各々のゲート・ソース間電圧が一定値に維持されるように構成されていた。したがって、ケーブルの先に接続される相手方機器の電位等に起因した重大な問題があった。

【0005】さて、ケーブルの2本の信号線は、各々終 端抵抗Rtを介して、あるバイアス電圧Vmに結合される ことになっている。ここで、定電流出力回路の電源をV dd及びVssとする。電源Vddは、前記第1及び第2のP MOS駆動トランジスタの各々のソース電極に一定の電 源電圧 (例えば+2.5 Vの正の電圧)を与える。電源 Vssは、前記第1及び第2のNMOS駆動トランジスタ の各々のソース電極に一定の電源電圧(例えばOVの接 地電圧)を与える。このとき、電源Vddから見たケーブ ルのバイアス電圧Vmは、ケーブルの先に接続される相 手方機器の電位に応じて変動する。電源Vssから見たバ イアス電圧Vmもまた、相手方機器の電位に応じて変動 する。例えば、相手方機器の接地電圧が当該定電流出力 回路の電源Vssの電圧よりも高い場合には、当該定電流 出力回路の電源Vddから見たバイアス電圧Vmが小さく なる。このバイアス電圧Vmの変動に起因して前記第1 及び第2のPMOS駆動トランジスタの各々のドレイン ・ソース間電圧が小さくなり過ぎると、これらのトラン ジスタの各々のゲート・ソース間電圧が一定値に維持さ れる限り、その各々の動作点が飽和領域から線形領域へ と移動して、もはや定電流出力が維持されなくなる。こ れとは逆に、相手方機器の接地電圧が当該定電流出力回 路の電源Vssの電圧よりも低い場合には、当該電源Vss から見たバイアス電圧Vmが小さくなる。このバイアス 電圧Vmの変動に起因して前記第1及び第2のNMOS 駆動トランジスタの各々のドレイン・ソース間電圧が小 さくなり過ぎると、これらのトランジスタの各々のゲー ト・ソース間電圧が一定値に維持される限り、その各々 の動作点が飽和領域から線形領域へと移動して、もはや 定電流出力が維持されなくなる。更に、データ伝送レー ト設定情報や電力管理情報の伝達のためにケーブルのバ イアス電圧Vmが意図的に変更されることもあり、この 場合にも同様の問題が生じ得る。

【0006】本発明の目的は、ケーブルのバイアス電圧の変動にかかわらず一定の電流駆動能力を維持すること

ができる定電流出力回路を提供することにある。 【0007】

【課題を解決するための手段】上記目的を達成するために、本発明は、終端抵抗を介してバイアス電圧に結合されたケーブルに定電流を出力するための定電流出力回路において、ケーブルに電流を出力するための駆動トランジスタを設け、ケーブルのバイアス電圧の変動に起因して駆動トランジスタのドレイン・ソース間電圧が変化したとき、該電圧の変化に伴う駆動トランジスタのドレイン電流の変化が補償されて、該駆動トランジスタのドレイン電流が前記定電流に実質的に一致するように、当該駆動トランジスタの電流駆動能力を調整することとしたものである。この電流駆動能力は、駆動トランジスタのゲート電圧、基板電圧等の制御により調整される。この調整は、前記バイアス電圧の変動の検知結果に基づいて、あるいは該バイアス電圧の変動予測を示すシステム情報に基づいてなされる。

【0008】上記本発明の定電流出力回路における駆動トランジスタは、互いに並列接続された複数の駆動トランジスタで構成されたドライバに置き換えることができる。このドライバの電流駆動能力は、活性化されるトランジスタの数をデジタル制御することにより、あるいは特定トランジスタのゲート電圧をアナログ制御することにより調整される。

[0009]

【発明の実施の形態】図1は、本発明に係る定電流出力回路の構成例を示している。図1中のドライバ10とゲート電圧制御回路30とが、特性インピーダンスZ0を有するツイストペアケーブル(以下、単に「ケーブル」という。)20に定電流を出力するための定電流出力回路を構成している。ケーブルZ0のZ4の信号線は、各々終端抵抗Z6を介してバイアス電圧Z6に結合されている。例えば、Z6 = Z7 に結合されている。例えば、Z8 = Z9 である。ここで、バイアス電圧Z9 の他は、ケーブルZ9 の先に接続される相手方機器により決定される。

【0010】ケーブル20に電流を出力するためのドライバ10は、PMOS駆動トランジスタ11と、第1及び第2のPMOSスイッチングトランジスタ12、13と、NMOS駆動トランジスタ14と、第1及び第2のNMOSスイッチングトランジスタ15、16とで構成されている。PMOS駆動トランジスタ11は、ゲート電圧Vgpを受け取るゲート電極と、電源Vddから一定の電源電圧(例えば+2.5Vの正の電圧)を受け取るソース電極と、ケーブル20にドレイン電流Idp(例えば4mA)を流し込むように第1のPMOSスイッチングトランジスタ12を介してケーブル20の第1の信号線に、第2のPMOSスイッチングトランジスタ13を介してケーブル20の第2の信号線にそれぞれ結合されたドレイン電極とを有するトランジスタである。NMOS駆動トランジスタ14は、ゲート電圧Vgnを受け取るゲ

ート電極と、電源Vssから一定の電源電圧(例えばOV の接地電圧)を受け取るソース電極と、ケーブル20か らドレイン電流 I dn (例えば 4 m A) を吸い込むように 第1のNMOSスイッチングトランジスタ15を介して ケーブル20の第1の信号線に、第2のNMOSスイッ チングトランジスタ16を介してケーブル20の第2の 信号線にそれぞれ結合されたドレイン電極とを有するト ランジスタである。データ信号 I Nが第1のPMOSス イッチングトランジスタ12及び第1のNMOSスイッ チングトランジスタ15の各々のゲート電極に、相補デ ータ信号XINが第2のPMOSスイッチングトランジ スタ13及び第2のNMOSスイッチングトランジスタ 16の各々のゲート電極にそれぞれ与えられる。したが って、IN=LかつXIN=Hの場合には、電源Vddか らPMOS駆動トランジスタ11及び第1のPMOSス イッチングトランジスタ12を介してケーブル20个電 流が流し込まれ、かつケーブル20から第2のNMOS スイッチングトランジスタ16及びNMOS駆動トラン ジスタ14を介して電源Vssへ電流が吸い込まれる。ド ライバ10の出力ノードの電圧をVo1及びVo2とする と、この場合にはVo1>Vo2である。また、IN=Hか つXIN=Lの場合には、電源VddからPMOS駆動ト ランジスタ11及び第2のPMOSスイッチングトラン ジスタ13を介してケーブル20へ電流が流し込まれ、 かつケーブル20から第1のNMOSスイッチングトラ ンジスタ15及びNMOS駆動トランジスタ14を介し て電源Vssへ電流が吸い込まれる。この場合にはVolく Vo2である。

【0011】さて、ケーブル20の先にどのような機器 が接続されるかは不定である。つまり、ドライバ10か ら見たケーブル20のバイアス電圧Vmは、相手方機器 の接地電圧次第で変動する。また、相手方機器がバイア ス電圧Vmを意図的に変更する場合もある。したがっ て、PMOS駆動トランジスタ11のドレイン・ソース 間電圧Vdsp及びNMOS駆動トランジスタ14のドレ イン・ソース間電圧Vdsnも変動する。このようにして Vdsp及びVdsnが変動しても Idp及び Idnを変化させな いために、ゲート電圧制御回路30が設けられている。 図1のゲート電圧制御回路30は、バイアス電圧Vmの 変動に起因したドライバ10の出力電流の変化が補償さ れるように、ゲート電圧Vgp及びVgnを制御することに よりドライバ10の電流駆動能力を調整するものであ る。詳細に説明すると、ゲート電圧制御回路30は、電 源Vddと参照ノードNpとの間に介在した、PMOS駆 動トランジスタ11のレプリカを構成する第1のPMO Sレプリカトランジスタ31と、第1及び第2のPMO Sスイッチングトランジスタ12,13のレプリカを構 成する第2のPMOSレプリカトランジスタ32と、終 端抵抗Rtのレプリカを構成するレプリカ抵抗33との 直列回路と、この直列回路から電源Vssへ一定の電流I

kを吸い込むための定電流源34と、ケーブル20のバ イアス電圧Vmを検知して、参照ノードNpの電圧がバイ アス電圧Vmと一致するように第1のPMOSレプリカ トランジスタ31のゲート電圧を制御し、かつ該制御さ れたゲート電圧VgpをPMOS駆動トランジスタ11の ゲート電極へ供給するための演算増幅器35とを備えて いる。更に、ゲート電圧制御回路30は、電源Vssと参 照ノードNnとの間に介在した、NMOS駆動トランジ スタ14のレプリカを構成する第1のNMOSレプリカ トランジスタ36と、第1及び第2のNMOSスイッチ ングトランジスタ14,15のレプリカを構成する第2 のNMOSレプリカトランジスタ37と、終端抵抗Rt のレプリカを構成するレプリカ抵抗38との直列回路 と、この直列回路へ電源Vddから一定の電流Ikを流し 込むための定電流源39と、ケーブル20のバイアス電 圧Vmを検知して、参照ノードNnの電圧がバイアス電圧 Vmと一致するように第1のNMOSレプリカトランジ スタ36のゲート電圧を制御し、かつ該制御されたゲー ト電圧VgnをNMOS駆動トランジスタ14のゲート電 極へ供給するための演算増幅器40とを備えている。k ≥1を満たす実数をkとするとき、電流 I kの大きさは ドライバ10の出力電流の1/k倍であり、各レプリカ トランジスタ31,32,36,37は各本体トランジ スタの1/k倍のゲート幅を有し、各レプリカ抵抗3 3,38は終端抵抗Rtのk倍の抵抗値を有する。

【0012】図2は、図1中の定電流源34,39の構 成例を示している。図2において、50は定電圧生成回 路、60は定電流生成回路、70はカレントミラー回路 である。定電圧生成回路50は、BGR (バンドギャッ プリファレンス)回路51と、演算増幅器52と、2本 の抵抗53,54とで構成される。BGR回路51は、 例えば、H. Banba et al., "A CMOS Band-Gap Reference Circuit with Sub 1VOperation", 1998 Symposium on VLSI Circuits, Digest of Technical Papers, pp.228-229に記載されているように、温度変動、電源電圧変動 等に依存しない一定電圧を生成できる回路である。定電 流生成回路60は、演算増幅器61と、NMOSトラン ジスタ62と、終端抵抗Rtのレプリカを構成するレプ リカ抵抗63とで構成される。カレントミラー回路70 は、5個のPMOSトランジスタ71,72,75,7 8,79と、4個のNMOSトランジスタ73,74, 76,77とで構成される。

【0013】図3は、図1中のPMOS \mathbb{R} 動トランジスタ11の動作点の移動の様子を示している。図1の構成によれば、Vdspが小さくなるにつれてPMOS \mathbb{R} 動トランジスタ11のゲート電極に深いバイアスVgpが与えられるので、動作点がP、Q、R、Sと移動する。この結果、ドレイン電流 I dpは一定値を維持することができる。従来のように、例えば動作点Pにおけるゲート電圧Vgp (=-1.5V) が保持されるものと仮定すると、

VdspがO.5Vより小さくなったときには動作点が飽和領域から線形領域へ移動して、Idpが小さくなってしまう。

【0014】図4は、図1中のNMOS駆動トランジスタ14の動作点の移動の様子を示している。図1の構成によれば、Vdsnが小さくなるにつれてNMOS駆動トランジスタ14のゲート電極に高いバイアスVgnが与えられるので、動作点がX、Y、Zと移動する結果、ドレイン電流Idnは一定値を維持することができる。

【0015】以上のとおり、図1の構成によれば、ケーブルに流す定電流の向きを変えることでデータ伝送を行うシステムの安定動作が可能になる。また、当該システムの電源線や接地線に流れる電流の変動に伴うノイズを回避することができる効果がある。

【0016】なお、図1中のPMOS駆動トランジスタ11を2つに分け、その各々を各スイッチングトランジスタ12、13に直列接続してなるドライバ構成を採用することもできる。NMOS駆動トランジスタ14についても同様である。この場合において、各ペアを構成する駆動トランジスタとスイッチングトランジスタとの位置を交換することも可能である。

【0017】図5は、図1中のゲート電圧制御回路30の変形例を示している。図5のゲート電圧制御回路30 aでは、図1中のレプリカ抵抗33,38に代えて可変電圧生成回路80は、ケーブルのバイアス電圧Vmを検知して、このバイアス電圧Vmから第1及び第2の可変電圧Vj,VWを生成するための回路である。ここに、電圧EVj-Vm及びVm-VWは、終端抵抗Rtにおける電圧V中のである。

【0018】図6は、図5中の可変電圧生成回路80の 内部構成を示している。図6の可変電圧生成回路80 は、終端抵抗Rtのレプリカを構成する第1及び第2の レプリカ抵抗94、95を備えており、両レプリカ抵抗 94,95に一定の電流を流し、第1のレプリカ抵抗9 4における電圧ドロップをバイアス電圧Vmに加算する ことにより第1の可変電圧Vjを、第2のレプリカ抵抗 95における電圧ドロップをバイアス電圧Vmから減算 することにより第2の可変電圧Vwをそれぞれ生成する ものである。これらの加算及び減算は、演算増幅器93 と両レプリカ抵抗94,95とで構成された加減算回路 で実行される。図6中の他の構成要素は、両レプリカ抵 抗94,95に一定の電流を流すための、図2と同様の 定電流源を構成している。81はBGR回路、82,8 6は演算増幅器、83は抵抗、84,85,88,89 は終端抵抗Rtのレプリカを構成するレプリカ抵抗、8 7,90はPMOSトランジスタ、91,92はNMO Sトランジスタである。

【0019】図7は、図6の変形例を示している。図7

の可変電圧生成回路80aは、終端抵抗Rtのレプリカを構成する第1及び第2のレプリカ抵抗94,98を備えており、両レプリカ抵抗94,98にそれぞれ一定の電流を流し、第1のレプリカ抵抗94における電圧ドロップをバイアス電圧Vmに加算することにより第1の可変電圧Vjを、第2のレプリカ抵抗98における電圧ドロップをバイアス電圧Vmから減算することにより第2の可変電圧Vwをそれぞれ生成するものである。96はPMOSトランジスタ、97は演算増幅器である。【0020】図8は、図6の他の変形例を示している。

【0020】図8は、図6の他の変形例を示している。図8の可変電圧生成回路80bは、終端抵抗Rtのレプリカを構成する第1及び第2のレプリカ抵抗103,104に一定の電流を流し、第1のレプリカ抵抗103における電圧ドロップをバイアス電圧Vmに加算することにより第1の可変電圧Vjを、第2のレプリカ抵抗104における電圧ドロップをバイアス電圧Vmから減算することにより第2の可変電圧Vwをそれぞれ生成するものである。99,100はPMOSトランジスタ、101,102はNMOSトランジスタである。

【0021】図9は、本発明に係る定電流出力回路の他の構成例を示している。図9中のドライバ10aと、活性化トランジスタ数制御回路25と、ゲート電圧制御回路30bとが、ケーブル20に定電流を出力するための定電流出力回路を構成している。ドライバ10aは、互いに並列接続された複数の駆動トランジスタを備えたドライバである。活性化トランジスタ数制御回路25は、ケーブル20のバイアス電圧Vmに応じて、ドライバ10aの中の活性化される駆動トランジスタの数をデジタル制御するための回路である。ゲート電圧制御回路30bは、ドライバ10aの中の特定の駆動トランジスタのゲート電圧をアナログ制御するための回路である。

【0022】図10は、図9中のドライバ10aの内部 構成を示している。ドライバ10aは、共通の電源Vdd に結合されたソース電極と、互いに共通結合されたドレ イン電極とを有する第1~第4のPMOS駆動トランジ スタ11, 11a, 11b, 11cと、共通の電源Vss に結合されたソース電極と、互いに共通結合されたドレ イン電極とを有する第1~第4のNMOS駆動トランジ スタ14, 14a, 14b, 14cとを備えている。第 1のPMOS駆動トランジスタ11のゲート電極は無段 階に制御されたゲート電圧Vgpを、第2~第4のPMO S駆動トランジスタ11a,11b,11cの各々のゲ ート電極は活性化論理信号Nap, Nbp, Ncpをそれぞれ 受け取る。これら4個のPMOS駆動トランジスタ1 1, 11a, 11b, 11cの共通のドレイン電極は、 第1のPMOSスイッチングトランジスタ12を介して ケーブル20の第1の信号線に、第2のPMOSスイッ チングトランジスタ13を介してケーブル20の第2の 信号線にそれぞれ結合されている。したがって、これら

4個のPMOS駆動トランジスタ11, 11a, 11 b,11cは、ケーブル20に電流 I dpを流し込むため のPMOSドライバ17を構成している。第1のNMO S駆動トランジスタ14のゲート電極は無段階に制御さ れたゲート電圧Vgnを、第2~第4のNMOS駆動トラ ンジスタ14a, 14b, 14cの各々のゲート電極は 活性化論理信号Nan, Nbn, Ncnをそれぞれ受け取る。 これら4個のNMOS駆動トランジスタ14,14a, 14b, 14cの共通のドレイン電極は、第1のNMO Sスイッチングトランジスタ15を介してケーブル20 の第1の信号線に、第2のNMOSスイッチングトラン ジスタ16を介してケーブル20の第2の信号線にそれ ぞれ結合されている。したがって、これら4個のNMO S駆動トランジスタ14,14a,14b,14cは、 ケーブル20から電流 I dnを吸い込むためのNMOSド ライバ18を構成している。活性化論理信号Nap, Nb p, Ncp, Nan, Nbn及びNcnは活性化トランジスタ数 制御回路25から、ゲート電圧Vgp及びVgnはゲート電 圧制御回路30bからそれぞれ与えられる。ここで、4 個のPMOS駆動トランジスタ11,11a,11b, 11 cの共通のドレイン電極と共通のソース電極との間 の電圧をVdspとし、4個のNMOS駆動トランジスタ 14, 14a, 14b, 14cの共通のドレイン電極と 共通のソース電極との間の電圧をVdsnとする。

【0023】図11は、図9中のゲート電圧制御回路30bの内部構成を示している。図11のゲート電圧制御回路30bは、図5のゲート電圧制御回路30aの構成から演算増幅器35,40と、可変電圧制御回路80とを除去してなる回路である。PMOSレプリカトランジスタ31は互いに短絡されたドレイン電極とゲート電極とを有し、これらの電極の電圧Vgpが第1のPMOS駆動トランジスタ11のゲート電極へ供給される。NMOSレプリカトランジスタ36は互いに短絡されたドレイン電極とゲート電極とを有し、これらの電極の電圧Vgnが第1のNMOS駆動トランジスタ14のゲート電極へ供給される。

【0024】図12は、図9中の活性化トランジスタ数制御回路25の内部構成を示している。図12の活性化トランジスタ数制御回路25は、ケーブルのバイアス電圧Vmを検知して、このバイアス電圧Vmから第1及び第2の可変電圧Vj, Vwを生成するための可変電圧生成回路80(図5~図8参照)と、第1~第6のコンパレータ111~116とを備えている。

【0025】まず、第1~第3のコンパレータ111~113のはたらきを説明する。第1のコンパレータ111は、第1の可変電圧Vjが条件Vj>Vdd-γapを満たすときにはLレベルの活性化論理信号Napを、そうでないときにはHレベルの信号Napを第2のPMOS駆動トランジスタ11aのゲート電極へ供給するものである。第2のコンパレータ112は、Vjが条件Vj>Vdd-γ

bpを満たすときにはLレベルの活性化論理信号Nbpを、 そうでないときにはHレベルの信号Nbpを第3のPMO S駆動トランジスタ11bのゲート電極へ供給するもの である。第3のコンパレータ113は、Vjが条件Vj> Vdd-γcpを満たすときにはLレベルの活性化論理信号 Ncpを、そうでないときにはHレベルの信号Ncpを第4 のPMOS駆動トランジスタ11cのゲート電極へ供給 するものである。ここに、抵抗R1, R2, R3に定電流。 を流すことにより生じる電圧ドロップを rap, rbp, r cpとするとき、これらの電圧ドロップを利用して電圧V $dd-\gamma ap$, $Vdd-\gamma bp$, $Vdd-\gamma cp$ を生成することがで きる。第1及び第2のPMOSスイッチングトランジス タ12,13のオン電圧をVswpとし、ある設定電圧を Vap, Vbp, Vcp (例えばVap=0.8V、Vbp=0. 4V、Vcp=0.2V) とするとき、 γ ap=Vswp+Va p、γbp=Vswp+Vbp、γcp=Vswp+Vcpが満たされ るように、抵抗R1, R2, R3の各々の値が設定され る。図10中の電圧VdspはVdd-Vswp-Vjに等しい から、Vdsp≥Vapならば第2~第4のPMOS駆動ト ランジスタ11a, 11b, 11cのいずれもがオフ し、Vbp≦Vdsp<Vapならば第2のPMOS駆動トラ ンジスタ11aがオンし、Vcp≦Vdsp<Vbpならば第 2及び第3のPMOS駆動トランジスタ11a, 11b がオンし、Vdsp<Vcpならば第2、第3及び第4のP MOS駆動トランジスタ11a, 11b, 11cがオン するように、ドライバ10aの中の活性化トランジスタ の数がバイアス電圧Vmに応じて決定される。

【0026】次に、第4~第6のコンパレータ114~ 116のはたらきを説明する。第4のコンパレータ11 4は、第2の可変電圧Vwが条件Vw<Vss+ ranを満た すときにはHレベルの活性化論理信号Nanを、そうでなっ いときにはLレベルの信号Nanを第2のNMOS駆動ト ランジスタ14aのゲート電極へ供給するものである。 第5のコンパレータ115は、Vwが条件Vw<Vss+ァ bnを満たすときにはHレベルの活性化論理信号Nbnを、 そうでないときにはLレベルの信号Nbnを第3のNMO S駆動トランジスタ14bのゲート電極へ供給するもの である。第6のコンパレータ116は、Vwが条件Vw< Vss+γcnを満たすときにはHレベルの活性化論理信号 Ncnを、そうでないときにはLレベルの信号Ncnを第4 のNMOS駆動トランジスタ14cのゲート電極へ供給 するものである。ここに、抵抗R4, R5, R6に定電流 を流すことにより生じる電圧ドロップを ran, rbn, r cnとするとき、これらの電圧ドロップを利用して電圧V $ss+\gamma an$, $Vss+\gamma bn$, $Vss+\gamma cn$ を生成することがで きる。第1及び第2のNMOSスイッチングトランジス タ15、16のオン電圧をVswnとし、ある設定電圧を Van, Vbn, Vcn (Van>Vbn>Vcn)とするとき、γ an = Vswn + Van, $\gamma bn = Vswn + Vbn$, $\gamma cn = Vswn +$ Vcnが満たされるように、抵抗R4, R5, R6の各々の

値が設定される。図10中の電圧VdsnはVw-Vswn-Vssに等しいから、Vdsn≥Vanならば第2~第4のNMOS駆動トランジスタ14a, 14b, 14cのいずれもがオフし、Vbn≤Vdsn<Vanならば第2のNMOS駆動トランジスタ14aがオンし、Vcn≤Vdsn<Vbnならば第2及び第3のNMOS駆動トランジスタ14a, 14bがオンし、Vdsn<Vcnならば第2、第3及び第4のNMOS駆動トランジスタ14a, 14b, 14cがオンするように、ドライバ10aの中の活性化トランジスタの数がバイアス電圧Vmに応じて決定される。

【0027】図13は、図10中のPMOSドライバ17の電圧電流特性を示している。この例によれば、Vdsp≥Vapならば、従来と同様に第1のPMOS駆動トランジスタ11がPMOSドライバ17の出力電流Idpの全てを負担する。ただし、Vdsp<Vapならば、Vdspが小さくなるにつれてPMOSドライバ17の中の活性化トランジスタの数が増加する。したがって、図中に実線で示すように、PMOSドライバ17の出力電流Idpはほぼ一定値を維持することができる。

【0028】図14は、図10中のNMOSドライバ18の電圧電流特性を示している。この例によれば、Vdsn≥Vanならば、従来と同様に第1のNMOS駆動トランジスタ14がNMOSドライバ18の出力電流Idnの全てを負担する。ただし、Vdsn<Vanならば、Vdsnが小さくなるにつれてNMOSドライバ18の中の活性化トランジスタの数が増加する。したがって、NMOSドライバ18の出力電流Idnはほぼ一定値を維持することができる。

【0029】なお、PMOSドライバ17及びNMOSドライバ18の各々を構成する駆動トランジスタの数は任意である。各駆動トランジスタのゲート幅は、適宜設定すればよい。また、各駆動トランジスタを活性化させるためのゲート電圧の大きさを各々異ならせるようにしてもよい。

【0030】図15は、本発明に係る定電流出力回路の更に他の構成例を示している。図15中のドライバ10 aと、活性化トランジスタ数制御回路25aと、ゲート電圧制御回路30cと、ステートマシン26とが、ケーブル20に定電流を出力するための定電流出力回路を構成している。ドライバ10aは、図10において説明した内部構成を有するドライバである。ステートマシン26は、バイアス電圧Vmの変動予測を示すシステム情報を活性化トランジスタ数制御回路25a及びゲート電圧制御回路30cへ与えるものである。このシステム情報は、ケーブル20のバイアス電圧Vmの実変動検知結果から作成されたり、あるいはバイアス電圧Vmの検知によらない後述の情報から作成されたりする。活性化トランジスタ数制御回路25aは、ドライバ10aの中の活性化される駆動トランジスタの数をデジタル制御するよ

うに、ステートマシン26から与えられたシステム情報に応じた活性化論理信号Nap, Nbp, Ncp, Nan, Nbn 及びNcnをドライバ10aへ供給するための回路である。ゲート電圧制御回路30cは、例えば図1中のゲート電圧制御回路30や図5に示したゲート電圧制御回路30ゃ図5に示したゲート電圧制御回路30aを機能拡張したものであって、ドライバ10aの中の特定の駆動トランジスタのゲート電圧Vsp及びVsnを、ケーブル20のバイアス電圧Vmに応じて、あるいはステートマシン26から与えられたシステム情報に応じてアナログ制御するための回路である。

【0031】図16は、図15の定電流出力回路を利用 したデータ伝送システムの構成例を示している。図16 のシステムでは、第1の機器200のドライバD1から 第2の機器201のレシーバRへ第1のツイストペアケ ーブル203を介してデータ伝送がなされ、第1の機器 200のドライバD2から第3の機器202のレシーバ Rへ第2のツイストペアケーブル204を介してデータ 伝送がなされ得る。例えばドライバD1が、図15の構 成を備えている。本システムでは、ケーブルバイアス電 圧Vmを変更することにより、データ伝送レートを設定 するためのスピードシグナリング情報や、本システムを スリープ状態へ移行させるための電力管理情報を伝達で きるようになっている。バイアス電圧Vmの変動予測を 示す上記システム情報 (図15) は、スピードシグナリ ング情報や電力管理情報の伝達時等におけるバイアス電 圧Vmの実変動検知結果から作成されたり、あるいはバ 「イアス電圧Vmの検知によらないタイマ(TIM)、電 源電圧変動(Vdd)、温度変動(T)等の情報から作成 されたりする。

【0032】図17は、図16のシステムにおけるケーブルバイアス電圧Vmの変動の様子を示している。また、図17は、当該システムの3つのモードを示している。「モード1」は、ケーブルの接続及び引き外しや、機器電源のオン及びオフが生じるモードである。本システムは、ツイストペアケーブルの活線挿抜をサポートしている。「モード2」は、バイアス電圧Vmの変動が生じるモードである。例えば、モード1における人為操作に起因してバイアス電圧Vmが大きく変動することもあれば、スピードシグナリング情報や電力管理情報の伝達のためにバイアス電圧Vmが意図的に大きく変動させられることもある。また、機器の電源電圧変動や温度変動に起因してバイアス電圧Vmが変動することもある。

「モード3」は、有効なデータ伝送が行われるモードである。

【0033】図18は、図15中のステートマシン26の状態遷移を示している。ステートマシン26は、上記モード1,2,3の間の遷移を検知する。ケーブル接続時や機器電源のオン時には、バイアス電圧Vmが急変する。この際、ステートマシン26は、バイアス電圧Vmがかずかに上昇した時点でモード1(初期状態)からモ

ード2(過渡状態)への遷移を検知して、当該バイアス 電圧Vmの変動予測を示すシステム情報を作成する。こ のシステム情報に応答して、活性化トランジスタ数制御 回路25aとゲート電圧制御回路30cとがドライバ1 O aの電流駆動能力を調整する。ただし、ゲート電圧V gp及びVgnのフィードバック制御が追随できないほど急 激にバイアス電圧Vmが変動する場合には、不安定動作 の防止のためにゲート電圧制御回路30cの動作をフリ ーズさせて、活性化トランジスタ数制御回路25aのみ を動作させるようにしてもよい。また、ゲート電圧制御 回路30cに、システム情報に応じてゲート電圧Vgp及 びVgnを変えさせるようにしてもよい。そして、バイア ス電圧Vmが正規の値になったところでデータ伝送が開 始する。この際、ステートマシン26は、モード2(過 渡状態)からモード3(伝送状態)への遷移を検知す ・る。モード3では、バイアス電圧Vmの微小変化を補償 するように、主としてゲート電圧制御回路30cがドラ イバ10aの電流駆動能力を調整する。ステートマシン 26がタイマ情報に応じてゲート電圧制御回路30cを 間欠動作させるようにしてもよい。スピードシグナリン グ情報の伝達時には、バイアス電圧Vmが大きく変動す る。この際、ステートマシン26は、バイアス電圧Vm の実変動検知結果に基づいてモード3(伝送状態)から モード2(過渡状態)への遷移を検知して、バイアス電 圧Vmの変動予測を示すシステム情報を作成する。ま た、電力管理情報の伝達時にバイアス電圧Vmが大きく 変動すると、ステートマシン26は、バイアス電圧Vm の実変動検知結果に基づいてモード3(伝送状態)から モード2(スリープ状態)への遷移を検知して、バイア ス電圧Vmの変動予測を示すシステム情報を作成する。 更に、モード3において電源電圧変動や温度変動があっ た場合にも、ステートマシン26はバイアス電圧Vmの 変動予測を示すシステム情報を作成する。活性化トラン ジスタ数制御回路25aとゲート電圧制御回路30cと は、これらのシステム情報に応答してドライバ10aの 電流駆動能力を調整する。ケーブル引き外し時や機器電 源のオフ時にも、バイアス電圧Vmの変動予測を示すシ ステム情報に応答してドライバ10aの電流駆動能力の 調整がなされる。

【0034】なお、これまで差動データ伝送のための定電流出力回路の例を説明してきたが、本発明はデータのシングルエンド伝送のための定電流出力回路にも適用可能である。

[0035]

【発明の効果】以上説明してきたとおり、本発明によれば、終端抵抗を介してバイアス電圧に結合されたケーブルに定電流を出力するための定電流出力回路において、ケーブルに電流を出力するための少なくとも1個の駆動トランジスタを設け、ケーブルのバイアス電圧の変動に起因して駆動トランジスタのドレイン・ソース間電圧が

変化したとき、該電圧の変化に伴う駆動トランジスタの 出力電流の変化が補償されるように当該駆動トランジス タの電流駆動能力を調整することとしたので、ケーブル のバイアス電圧の変動にかかわらず一定の電流駆動能力 を維持することができる定電流出力回路を提供すること ができる。

【図面の簡単な説明】

【図1】本発明に係る定電流出力回路の構成例を示すブロック図である。

【図2】図1中の定電流源の構成例を示すブロック図である。

【図3】図1中のPMOS駆動トランジスタの動作点の 移動の様子を示す図である。

【図4】図1中のNMOS駆動トランジスタの動作点の 移動の様子を示す図である。

【図5】図1中のゲート電圧制御回路の変形例を示す回路図である。

【図6】図5中の可変電圧生成回路の内部構成を示す回路図である。

【図7】図6の変形例を示す回路図である。

【図8】図6の他の変形例を示す回路図である。

【図9】本発明に係る定電流出力回路の他の構成例を示すブロック図である。

【図10】図9中のドライバの内部構成を示す回路図である。

【図11】図9中のゲート電圧制御回路の内部構成を示す回路図である。

【図12】図9中の活性化トランジスタ数制御回路の内部構成を示す回路図である。

【図13】図10中のPMOSドライバの電圧電流特性を示す図である。

【図14】図10中のNMOSドライバの電圧電流特性を示す図である。

【図15】本発明に係る定電流出力回路の更に他の構成例を示すブロック図である。

【図16】図15の定電流出力回路を利用したデータ伝送システムの構成例を示すブロック図である。

【図17】図16のシステムにおけるケーブルバイアス 電圧の変動の様子を示すタイムチャート図である。

【図18】図15中のステートマシンの状態遷移図である。

【符号の説明】

10,10a ドライバ

11, 11a, 11b, 11c PMOS駆動トランジ スタ

12, 13 PMOSスイッチングトランジスタ

14, 14a, 14b, 14c NMOS駆動トランジ スタ

15, 16 NMOSスイッチングトランジスタ

17 PMOSドライバ

18 NMOSドライバ

20 ツイストペアケーブル

25, 25a 活性化トランジスタ数制御回路

26 ステートマシン

30, 30a, 30b, 30c ゲート電圧制御回路

31,36 駆動トランジスタのレプリカ

32, 37 スイッチングトランジスタのレプリカ

33,38 終端抵抗のレプリカ

34,39 定電流源

35,40 演算增幅器

50 定電圧生成回路

60 定電流生成回路

70 カレントミラー回路

80,80a,80b 可変電圧生成回路


93,97 演算增幅器

94, 95, 98, 103, 104 終端抵抗のレプリ


力

111~116 コンパレータ

【図1】



【図18】



200, 201, 202 機器

203, 204 ツイストペアケーブル

Idp PMOS駆動トランジスタのドレイン電流

Idn NMOS駆動トランジスタのドレイン電流

Ik 定電流

Np, Nn 参照ノード

Rt 終端抵抗

Vdd, Vss 電源

Vdsp PMOS駆動トランジスタのドレイン・ソース

間電圧

Vdsn NMOS駆動トランジスタのドレイン・ソース

間電圧

Vgp PMOS駆動トランジスタのゲート電圧


Vgn NMOS駆動トランジスタのゲート電圧


Vj, Vw 可変電圧


Vm ケーブルのバイアス電圧


Vo1, Vo2 ドライバの出力ノードの電圧

【図2】












【図10】




【図12】



【図15】



【図16】



【図17】

